Perancangan dan Implementasi Algoritma DES untuk Mikroprosesor Enkripsi dan Dekripsi pada FPGA
Abstract: Seiring dengan
semakin luasnya penerapan teknologi komputasi di sekitar kita, menjadikan
informasi menjadi sangat mudah dan cepat untuk disebarkan. Kita dapat mengakses
informasi dan data-data yang kita butuhkan dengan mudah. Namun permasalahan
yang kita hadapi saat ini kerhasiaan informasi menjadi sangat riskan. Oleh
karena itu Sistem keamanan merupakan hal penting yang perlu diperhatikan dalam
mengembangkan suatu sistem komputer hal ini lah yang menjadikan enkripsi dan
dekripsi data menjadi hal yang penting. Modul rancangan IP Core ini dirancang
menggunakan aplikasi Xilinx ISE Design Suite 12.4. Kemudian rancangan IP Core
ini diimplementasikan pada papan Xilinx FPGA Spartan-3E XC3S500E-4FG320C dari
keluarga Xilinx FPGA Spartan-3E dengan 500K sistem gerbang. Verifikasi
fungsional dari IP Core yang dirancang menggunakan testbench dan simulasi
diagram pewaktuan menggunakan aplikasi Xilinx ISE Simulator. Tugas akhir ini
ditujukan untuk mengembangkan IP Core yang mampu menjalankan fungsi enkripsi
DES (Data Encryption Standard) dan ditulis menggunakan bahasa Verilog.
Implementasi algoritma enkripsi dan dekripsi algoritma DES telah berhasil
dilakukan. Hasil analisis menunjukkan sistem telah dapat melakukan enkripsi dan
dekripsi data sesuai dengan spesifikasi algoritma DES. Sebaiknya penelitian ini
dikembangkan kembali dengan menguji sistem untuk melakukan transmisi data
berupa file ataupun teks. Selain itu juga perlu meningkatkan unjuk kerja sistem
dengan optimasi sumber daya dan kecepatan waktu proses pada perancangan
rekonstruksi kode verilog.
Penulis: Imaduddin Amrullah
Muslim, R. Rizal Isnanto, Eko Didik Widianto
Kode Jurnal: jptkomputerdd150542
